SEMICONDUCTOR DEVICE

REFERENCE 2

Publication number: JP2003059265 **Publication date:**

2003-02-28

Inventor:

AKIYAMA SATORU; SUGANO YUSUKE; WATABE

TAKAO

Applicant:

HITACHI LTD

Classification:

- international:

G06F12/08; G11C11/401; G11C11/403; G11C11/406;

G11C11/41; G06F12/08; G11C11/401; G11C11/403; G11C11/406; G11C11/41; (IPC1-7): G11C11/406;

G06F12/08; G11C11/401; G11C11/41

- European:


G06F12/08B22; G11C11/406 Application number: JP20010240071 20010808 Priority number(s): JP20010240071 20010808

Also published as: US6848035 (B2) US2003033492 (A1)

Report a data error here

Abstract of JP2003059265

PROBLEM TO BE SOLVED: To provide a means to hide the refresh operation of a memory using a DRAM comprising a cache memory and a plurality of banks even when the data width of a cache line is different from an external data bus width. SOLUTION: The semiconductor device is provided with a plurality of memory banks BANK 0 to BANK 127 each having a plurality of memory cells, and a cache memory CACHEMEM for holding information on the memory banks. The cache memory CACHEMEM has a plurality of entries. Each of entry has a data part DATAMEM and a tag part TAGMEM. The data part DATAMEM has a plurality of sublines DATA 0 to DATA 3. The tag part TAGMEM has a plurality of valid bits V0 to V3 and a plurality of dirty bits D0 to D3. Accordingly, a convenient memory in which external access is not delayed by the refresh operation is achieved. That is, the memory hides the refresh operation and has a compatibility with an SRAM.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-59265 (P2003-59265A)

(43)公開日 平成15年2月28日(2003.2.28)

(51) Int.Cl. ⁷		識別記号		FΙ			7	-73~}*(参考)
G11C	11/406			G 0	6 F 12/08		507Z	5 B O O 5
G06F	12/08	507					5 1 9 Z	5B015
		519					551G	5 M O 2 4
0110		5 5 1		G 1	1 C 11/34		363K	
G11C	11/401						Z	
			審査請求	未請求	請求項の数20	OL	(全 18 頁)	最終質に続く

(21)出願番号	特願2001-240071(P2001-240071)	(71)出廣人	000005108			
			株式会社日立製作所			
(22)出顧日	平成13年8月8日(2001.8.8)		東京都千代田区神田駿河台四丁目6番地			
		(72)発明者				
			東京都国分寺市東茲ケ霍一丁目280番地 株式会社日立製作所中央研究所内			
		(72)発明者	营野 雄介			
			東京都国分寺市東恋ケ瘗一丁目280番地 株式会社日立製作所中央研究所内			
		(74)代理人	100075096			
			弁理士 作田 康夫			

最終頁に続く


(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 キャッシュメモリと複数のバンクからなるDR AMを用いたメモリにおいて、キャッシュラインのデータ幅と外部データバス幅が異なる場合であっても、リフレッシュ動作が隠蔽することができる手段を提供する。

【解決手段】 複数のメモリセルをそれぞれが有する複数のメモリバンクBANKO〜BANK127と複数のメモリバンクの情報を保持するためのキャッシュメモリCACHEMEMとを具備し、キャッシュメモリCACHEMEMは複数のエントリを有し、複数のエントリのそれぞれはデータ部DATAMEMとタグ部TAGMEMとを有し、データ部DATAMEMは複数のサブラインDATAO〜DATA3を有し、タグ部TAGMEMは複数のバリットビットVO〜V3と複数のダーティビットDO〜D3とを有する。

【効果】 リフレッシュ動作によって外部アクセスが遅延されることのない使い勝手のよいメモリが実現できる。 すなわちリフレッシュが隠蔽されたSRAM互換性を有するメモリを実現できる。



【特許請求の範囲】

【請求項1】複数のメモリセルをそれぞれが有する複数 のメモリバンクと、

前記複数のメモリバンクの情報を保持するためのキャッ シュメモリとを具備し、

前記キャッシュメモリは、複数のエントリを有し、

前記複数のエントリのそれぞれは、前記複数のメモリバ ンクの一部の情報を記憶するためのデータ部と、前記デ ータ部の情報に対応する前記複数のメモリバンクのアド レス情報を記憶するためのタグ部とを有し、

前記データ部は、複数のサブラインを有し、

前記タグ部は、前記複数のサブラインに記憶された情報 が有効であるかを示すための複数の第1フラグと前記複 数のサブラインに記憶された情報が前記メモリバンクに 新たに書き込む必要があるかを示す複数の第2フラグと を有することを特徴とする半導体装置。

【請求項2】請求項1において、

前記複数の第1フラグは、バリッドビットであり、前記 複数の第2フラグは、ダーティビットであることを特徴 とする半導体装置。

【請求項3】請求項1において、

前記複数のサブラインの数は、前記複数の第2フラグの 数と同じであることを特徴とする半導体装置。

【請求項4】請求項1において、

前記半導体装置は、前記半導体装置に対する情報を入出 力するための外部データバスに結合するための複数のデ ータ入出力ノードを更に具備し、

前記複数のサブラインのそれぞれに記憶される情報のデ ータ幅は、前記外部データバスのデータ幅と同じである ことを特徴とする半導体装置。

【請求項5】請求項1において、

前記半導体装置は、前記メモリアレイと前記キャッシュ とを接続する内部データバスと、前記半導体装置に対す る情報を入出力するための外部データバスに結合するた めの複数のデータ入出力ノードとを更に具備し、

前記複数のサブラインの数をN、前記内部データバスの データ幅をA、前記外部データバスのデータ幅をBとし た場合に、A=N・Bであることを特徴とする半導体装 置。

【請求項6】請求項1において、

前記半導体装置は、前記キャッシュメモリに記憶された 情報を前記複数のメモリバンクに書き込む際において、 対応する前記複数のダーティビットが有効とされるサブ ラインの情報を前記複数のメモリバンクに書き込み、対 応する前記複数のダーティビットが無効とされるサブラ インの情報は前記複数のメモリバンクに書き込まないこ とを特徴とする半導体装置。

【請求項7】請求項6において、

前記半導体装置は、前記複数のサブラインに前記複数の

のダーティビットが無効であるサブラインに情報を書き 込み、対応する前記複数のダーティビットが有効である サブラインには情報を書き込まないことを特徴とする半 導体装置。

2

【請求項8】請求項1において、

前記半導体装置は、前記複数のメモリバンクと前記キャ ッシュメモリとの間にデュアルポートの内部データバス を更に具備することを特徴とする半導体装置。

【請求項9】請求項1において、

10 前記キャッシュメモリは、ダイレクトマップ方式で制御 されることを特徴とする半導体装置。

【請求項10】請求項1において、

前記半導体装置は、前記メモリバンクのリフレッシュ動 作を制御するためのメモリ制御回路を更に具備し、

前記メモリ制御回路は、前記複数のメモリバンクの中で 外部アクセスの要求とリフレッシュ動作の要求が重なっ たメモリバンクに対しては、前記外部アクセスの要求を 優先して実行することを特徴とする半導体装置。

【請求項11】請求項1において、

20 前記複数のメモリバンクは、DRAMメモリセルを有し、前 記キャッシュメモリは、SRAMセルを有することを特徴と する半導体装置。

【請求項12】複数のメモリセルをそれぞれが有する複 数のメモリバンクと、

前記複数のメモリバンクの情報を保持するためのキャッ シュメモリと、

情報を外部と入出力するために外部データバスに結合さ れる複数のデータ入出力ノードとを具備し、

前記キャッシュメモリは、複数のエントリを有し、

30 前記複数のエントリのそれぞれは、前記複数のメモリバ ンクの一部の情報を記憶するためのデータ部と、前記デ ータ部の情報に対応する前記複数のメモリバンクのアド レス情報を記憶するためのタグ部とを有し、

前記複数のメモリバンクの入出力されるデータ幅と、前 記キャッシュメモリのデータ幅と、前記外部データバス のデータ幅が等しいことを特徴とする半導体装置。

【請求項13】請求項12において、

前記キャッシュメモリは、ダイレクトマップ方式で制御 されることを特徴とする半導体装置。

【請求項14】請求項12において、 40

> 前記半導体装置は、前記複数のメモリバンクのリフレッ シュ動作を制御するためのメモリ制御回路を更に具備

> 前記メモリ制御回路は、前記複数のメモリバンクの中で 外部アクセスの要求とリフレッシュ動作の要求が重なっ たメモリバンクに対しては、前記外部アクセスの要求を 優先して実行することを特徴とする半導体装置。

【請求項15】請求項12において、

前記複数のメモリセルは、DRAMセルであり、前記キャッ メモリバンクの情報を書き込む際に、対応する前記複数 50 シュメモリは、SRAMセルであることを特徴とする半導体

装置。

【請求項16】複数のメモリセルを有する複数のメモリ バンクと、

前記複数のメモリバンクの情報を保持するための第1及 び第2キャッシュメモリと、

前記第1キャッシュメモリに対応する第1比較回路と、 前記第2キャッシュメモリに対応する第2比較回路とを具 備し、

前記第1キャッシュメモリは、複数の第1エントリを有

前記第2キャッシュメモリは、複数の第2エントリを有

前記複数の第1エントリのそれぞれは、前記複数のメモ リバンクの一部の情報を記憶するための第1データ部 と、前記第1データ部の情報に対応する前記複数のメモ リバンクのアドレス情報を記憶するための第1タグ部と を有し、

前記複数の第2エントリのそれぞれは、前記複数のメモ リバンクの一部の情報を記憶するための第2データ部 と、前記第2データ部の情報に対応する前記複数のメモ リバンクのアドレス情報を記憶するための第2タグ部と を有し、

前記第1比較回路は、外部アドレスと前記第1タグ部に記 憶されたアドレス情報とを比較し、

前記第2比較回路は、前記外部アドレスと前記第2タグ 部に記憶されたアドレス情報とを比較することを特徴と する半導体装置。

【請求項17】請求項16において、

前記第1及び第2キャッシュメモリは、セットアソシアテ ィブ方式で制御されることを特徴とする半導体装置。

【請求項18】請求項16において、

前記複数のメモリバンクは、データ幅Aの単位で情報を 入出力し、

前記第1及び第2データ部は、データ幅Aと同じ幅である データ幅Bの単位で情報を記憶することを特徴とする半 導体装置。

【請求項19】請求項18において、

前記半導体装置は、前記第1又は第2キャッシュメモリに 対しての情報を入出力するために外部データバス結合さ れる複数の入出力ノードを更に有し、

前記第1データ部は、N個の第1キャッシュラインに分割 され、

前記第2データ部は、N個の第2キャッシュラインに分割 され、

前記外部データバスのデータ幅をCとした場合におい て、A=N・Cであることを特徴とする半導体装置。

【請求項20】請求項16において、

前記半導体装置は、前記複数のメモリバンクのリフレッ シュ動作を制御するためのメモリ制御回路を更に具備 し、

前記メモリ制御回路は、前記複数のメモリバンクの中で 外部アクセスの要求とリフレッシュ動作の要求が重なっ たメモリバンクに対しては、前記外部アクセスの要求を 優先して実行することを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置に関す る。特に高速、高集積、低電力な用途に好適な半導体記 憶装置および、論理回路と半導体記憶装置を集積した半 10 導体装置に関する。

[0002]

【従来の技術】LSIに混載するオンチップメモリとして は、スタティックランダムアクセスメモリ(以下SRAMと 記す)が主流である。しかしながら、SRAMは6つのトラン ジスタから構成されているためにメモリセルの面積がお おきく、そのためSRAMだけで容量の大きなメモリをLSI に混載することは困難である。一方一つのトランジスタ と一つのキャパシタからなる、ダイナミックランダムア クセスメモリ(以下DRAMと記す)をLSIに混載する方法も ある。DRAMはメモリセルの面積が小さいため、比較的大 容量を混載することができる。しかしSRAMに比べるとサ イクル時間が遅く、またリフレッシュ動作が必要なた め、制御が複雑になり使い勝手が悪くなってしまうとい う欠点があった。前者のサイクル時間については、ビッ ト線上のメモリセルの数を減らすことで高速化できるこ とが知られているが、後者のリフレッシュについては、 外部から見て完全に隠蔽することは困難である。

【0003】しかし最近、DRAMのメモリセルを用いてリ フレッシュ動作を隠蔽した方法が、米国特許5999474号 30 にて報告されている。前記米国特許に記載の半導体メモ リ(以下本米国特許に従い、1T-SRAMと記す)において は、複数のバンクに分割されたDRAMと1バンク分のSRAM から構成され、SRAM部分をキャッシュメモリとして使用 する。キャッシュメモリにヒットしている間は、DRAM部 分はアクセスがないアイドル状態となるため、その間を 利用して専用コントローラがDRAM内部のリフレッシュを 完了し、外部からはリフレッシュの制御を不要としてい る。またその構成として、キャッシュメモリは制御が容 易で高速なダイレクトマップ方式を適用し、さらにキャ ッシュメモリとDRAMはリードデータバスとライトデータ バスからなるデュアルポートで接続されているため、キ ャッシュメモリからDRAMへの書き戻しと、DRAMからキャ ッシュメモリへのフェッチオンライトが1サイクルで実 行可能な構成となっている。このようにすることで、例 えばリード時キャッシュメモリがミスヒットの場合で も、DRAM部分から直ちにデータを読み出すことで、アド レスが入力されてから1サイクルでデータを出力するこ とが可能であるとしている。以上のように、1バンク分 のキャッシュメモリとマルチバンク構成のDRAMを利用す 50 ることで、使い勝手のよいオンチップメモリを実現でき

る可能性がある。

[0004]

【発明が解決しようとする課題】しかしながら上記公知発明を検討したところ、1T-SRAM内のキャッシュメモリのキャッシュラインのデータ幅と、外部デバイスと1T-SRAMとを結ぶデータバスのバス幅が異なる場合において、所定の条件になるとリフレッシュ動作を隠蔽することが困難になる可能性があることがわかった。

【0005】通常キャッシュメモリは、複数のエントリからなり、前記エントリはデータを格納するデータ部と、そのアドレスを格納するタグ部からなる。また各エントリにはデータが変更されたことを示すダーティビットが設けられている。あるエントリのデータがライトアクセスによって変更された場合にダーティビットがセットされ、前記エントリが置き換え対象になったときには、主記憶に書き戻すことでキャッシュメモリと主記憶のデータの一貫性を維持することができる。このような方式をライトバック方式という。

【0006】ここで上記公知発明のキャッシュメモリに おいて、あるエントリのデータがダーティの時、そのエ 20 ントリに対するライトアクセスが発生し、キャッシュミ ス(同一エントリ、異なるタグ)を起こしたとする。この 場合キャッシュメモリとDRAMとの間でデータの一貫性を 維持するために、キャッシュメモリからDRAMへの書き戻 し(ライトバック)と、アクセスされたキャッシュライン へ、DRAMからデータのアロケート(フェッチオンライト) が実行される。つまり、ライトアロケート方式のライト バックの如く制御する。上記公知発明の構成によれば、 キャッシュメモリのタグにはDRAMの各バンクアドレスを 割り当てているため、前記ライトバックと前記フェッチ 30 オンライトは必ず2つの異なるバンクにおいてそれぞれ 実行される。例えば、あるエントリにバンクAに関する データが記憶されている状態において、前記エントリに バンクBに対するアクセスがあった場合は、バンクAに ライトバックによるアクセスが、バンクBにフェッチオ ンライトによるアクセスが発生する。次に、同じエント リに対しバンクAに関するアクセスがあった場合は、バ ンクBにはライトバックによるアクセスが、バンクAに はフェッチオンライトによるアクセスが発生する。した がって、例えば同一エントリに対するライトアクセスの 40 キャッシュミスが連続すると、DRAM内部の当該二つのバ ンクは常にアクセスが発生する。つまり当該二つのバン クにおけるリフレッシュを実行することができず、DRAM 内のデータが破壊される可能性がある。このような状況 のもと、本発明の目的は以上のような問題点を解決した メモリ装置を提供することにある。

[0007]

【課題を解決するための手段】上記課題を解決するための代表的な手段の一つは、リフレッシュを隠蔽するためにキャッシュメモリと複数のバンクで構成されるDRAMか 50

らなるメモリ装置において、前記キャッシュメモリの各キャッシュラインをサブラインに分割し、各サブライン毎にバリッドビットおよびダーティビットを設ける。このような構成とすることで、ダーティビットがセットされているサブラインに対するライトアクセスキャッシュミスが起こった際には、前記DRAMアレイに対してライトバックのみを実行することができる。

【0008】また、同時に、アクセスされたサブライン以外のサブラインのバリッドビットをリセットし、データを無効化するように制御することで前記DRAMアレイからのアロケート動作を不要とすることができ、二つのバンクに常にアクセスが発生する状態を防ぐことができる。

【0009】更にDRAM部分はマルチバンク構成にし、バンクアドレスをキャッシュメモリのタグに割り当て、キャッシュメモリとDRAM部分を結ぶ内部データバスをリードデータバスとライトデータバスからなるデュアルポートで接続することで、例えばリードアクセスキャッシュミス時のDRAMアレイへのライトバックとDRAMからのデータアロケート(フェッチオンライト)が、それぞれ異なるバンクで実行されるので、1サイクル中に前記両コマンドが実行できる。

【0010】以上のようにすることで、問題であった同一キャッシュラインに対するライトアクセスのキャッシュミスが連続した場合でも、DRAMアレイに外部アクセスのないアイドルな状態ができ、リフレッシュ動作を実行できる。

[0011]

【発明の実施の形態】以下本発明の実施例を図面に基き 詳細に説明する。実施例の各ブロックを構成する回路素 子は、特に制限されないが公知のCMOS(相補型MOSトラン ジスタ)等の集積回路技術によって、単結晶シリコンの ような1個の半導体基板上に形成される。MOSFET (Metal Oxide Semiconductor Field Effect Transistor)の回路 記号はゲートに丸印をつけないものはN型MOSFET (NMOS) を表し、ゲートに丸印をつけたP型MOSFET (PMOS)と区別 される。以下MOSFETを呼ぶために簡略化してMOSあるい はMOSトランジスタと呼ぶことにする。但し本発明は金 属ゲートと半導体層の間に設けられた酸化膜絶縁膜を含 む電界効果トランジスタだけに限定されるわけではなく MISFET (Metal Insulator Semiconductor Field Effect Transistor)等の一般的なFETを用いた回路に適用され る。なお本来はラッチとフリップフロップあるいはレジ スタは、厳密には意味が異なるが、ここでは特に限定し ない限りそれらを代表してラッチと記す。<実施例1> 図1は本発明の実施例の一つであるメモリ装置リフレッ シュフリーダイナミックメモリRFDRAM(以下RFDRAMと記 す)のブロック図である。図2はRFDRAMの動作を示すフロ ーチャート、図3は図1に用いたキャッシュメモリの実施 例、図4は図1に用いたDRAMアレイの実施例、図5はRFDRA

する(S104)。

Mのタイミングチャートを示したもので、DRAMアレイへのアクセスとリフレッシュの競合が回避されたことを示した図である。

【0012】まず図1から説明する。本発明のRFDRAM は、キャッシュメモリCACHEMEMと複数のDRAMバンク(Ban k 127~Bank 0の128バンク構成)からなるDRAMアレイDRA MARYから構成される。なお、図1の例では、1バンクの容 量が32kビット、全メモリ容量は4Mビットの例である。 キャッシュメモリCACHEMEMは1バンク分の容量を有し、 図1では16バイトのデータ幅を有するキャッシュライ ン、256エントリ構成の32kビットの例を示している。キ ャッシュメモリCACHEMEMのメモリセルは、4トランジス タまたは6トランジスタからなるSRAMである。また、キ ヤッシュメモリCACHEMEMはタグメモリTAGMEMとデータを 格納するデータメモリDATAMEMからなる。さらにタグメ モリTAGMEMは、アドレスを格納するタグアドレスTAG と、データメモリDATAMEMを管理するバリッドビットV3 ~VOとダーティビットD3~DOからなる。一方データメモ リDATAMEMのキャッシュラインは複数のラインに分割さ れ、DATA3~DATA0にサブライン化されている。言いかえ 20 るならば、本実施例のキャッシュラインは4つのサブラ インDATA3~DATA0を有することになり、サブラインDATA 3~DATAOのそれぞれにバリッドビットV3~V0とダーティ ビットD3~D0を有することになる。またCACHECTLはキャ ッシュコントローラ、CMPは比較器、SELはセレクタ、BA NKDECはバンクデコーダ、MUXはマルチプレックサ、DMUX はデマルチプレックサ、ADDLはアドレスラッチ、MCTL12 7~MCTLOはメモリコントローラである。キャッシュメモ リCACHEMEMとDRAMアレイDRAMARYは、内部データバスDa [127:0]、Db[127:0]のデュアルポートで接続されてい る。このように内部データバスDa[127:0]、Db[127:0]の デュアルポートで接続することで、例えばリードアクセ スキャッシュミス時のDRAMアレイへのライトバックとDR AMからのデータアロケート(フェッチオンライト)が、そ れぞれ異なるバンクで実行されるので、1サイクル中に 前記両コマンドが実行でき高速に動作することが可能と なる。ここで、サブラインDATA3~DATAOが記憶できるデ ータ幅は、外部データバスEDATA[31:0]と同じデータ幅 にすると使い勝手がよい。外部データバスEDATA[31:0] とは、RFDRAMを一つの半導体装置と見て、それ以外の演 40 算回路と接続するためのバスを指し、RFDRAMのデータ入 出力ノードに接続される。また、内部データバスDa[12 7:0]、Db[127:0]のデータ幅をAと、キャッシュメモリ のサブラインの分割数をNと、外部データバスEDATA[3 1:0]のデータ幅をBとした場合の関係は、A=N・Bの 関係を満たすと使い勝手がよい。なお、ここで内部デー タバスDa[127:0]、Db[127:0]のデータ幅Aは、リードデ ータバスまたはライトデータバスの一方のデータ幅を示 しており、本実施例の場合は128となる。

【0013】次に本実施例のRFDRAMの動作について説明 50

する。RFDRAMに対するアクセスには、リードアクセスキャッシュヒットと、リードアクセスキャッシュミス、ライトアクセスキャッシュヒット、ライトアクセスキャッシュミスの4つの動作が上げられる。以下これらの動作を、図1及び図2のフローチャートを用いて説明する。(1)リードアクセス、キャッシュヒット

図2(a)において、RFDRAMにリードアクセスが要求された場合、まずキャッシュメモリCACHEMEMのタグアドレスTAGと、外部から入力されたアドレスとの比較を行う(S10101)。比較したアドレスが一致した場合、ステップS102においてサブラインが有効であるかの判定を行う。ここでサブラインのバリッドビットがセットされており、データが有効であるならば、キャッシュメモリCACHEMEMにデータが存在し、キャッシュヒットと判定される。その後、要求されたデータをキャッシュメモリCACHEMEMからリードし(S103)、そのデータをリクエストマスタに転送

【0014】以上の動作を図1で詳細に説明する。外部 からリードアクセス要求があった場合、外部アドレスバ スEADDR[16:0]からアドレスが入力される。この時アド レスストローブ信号ADS#はロウにドライブされ、ライト イネーブル信号WE#はハイにドライブされる。入力され たアドレスはアドレスラッチADDLを経由して、上位アド レスADD[16:10]と中位アドレスADD[9:2]、下位アドレス ADD[1:0]に分類される。ここで上位アドレスADD[16:10] はバンクアドレスに対応しており、タグアドレスTAGと の比較に用いられる。中位アドレスADD[9:2]は、タグメ モリTAGMEMを参照するために用いられる。下位アドレス ADD[1:0]はデータメモリDATAMEM中のサブラインの選択 に用いられる。なお図が煩雑になるので、RFDRAM内部に 分配される上位アドレスADD[16:10]、中位アドレスADD [9:2]、下位アドレスADD[1:0]、クロックCLK、アドレス ストローブ信号ADS#、ライトイネーブル信号WE#等の制 御信号の一部は省略してある。

【0015】リードアクセス時には、キャッシュメモリ CACHEMEMにおいて所望のデータの有無を判定する。まず中位アドレスADD[9:2]を用いてタグメモリTAGMEMを参照する。参照されたタグアドレスTAGはタグアドレスバスT ADDを経由して比較器CMPに入力される。また参照されたエントリのバリッドビットV3~V0とダーティビットD3~DOはキャッシュコントローラCACHECTLに入力される。比較器CMPは入力された上位アドレスADD[16:10]と参照されたタグアドレスTAGの比較を行い、二つのアドレスが同じ値である場合は、アドレス一致信号MATCHをハイにドライブしてキャッシュコントローラCACHECTLは、アドレス一致信号MATCHとバリッドビットV3~V0、および下位アドレスADD[1:0]から、要求データがキャッシュメモリに存在するか判定を行う。

【0016】ここで図3を用いてデータの判定フローを

説明する。図3は図1に用いたキャッシュメモリの実施例 であり、タグアドレスTAG、バリッドビットV3~VO、ダ ーティビットD3~D0からなり、エントリ数は256の例を 示している。図3(a)では、エントリ0に対し、タグアド レスTAGは4、バリッドビットV[3:0]=(1111)、ダーティ ビットD[3:0]=(0100)、サブラインDATA3~DATA0にはそ れぞれA、M、C、Dのデータが保持されている。

【0017】リードアクセス時、外部アドレスADD[16: 0]において、上位アドレスADD[16:10]=(0000100)、中位 アドレスADD[9:2]=(00000000)、下位アドレスADD[1:0]= 10 (11)が入力されたとする。つまり上位アドレス(バンク アドレス)は"4"、エントリは"0"、参照するサブラ インアドレスは"3"、サブラインDATA3である。図3(a) において、エントリ0のタグアドレスTAGは"4"であ り、入力された上位アドレスの値と等しい。したがって 比較器CMPはアドレス一致信号MATCHをハイにドライブす る。さらにバリッドビットV3はセットされている。つま りキャッシュメモリに要求データが存在することになる ので、キャッシュコントローラCACHECTLはキャッシュヒ ットと判定し、データセレクト信号DSELをハイにドライ ブする。

【0018】キャッシュコントローラCACHECTLはリード アクセス、キャッシュヒットと判定すると、キャッシュ ライトイネーブル信号CWEをロウにドライブし、データ メモリDATAMEMから参照したキャッシュラインをリード する。上記の場合、エントリ0のキャッシュラインのデ ータ、A、M、C、Dをリードする。リードしたキャッシュ ラインのデータは内部データバスDa[127:0]を経由して マルチプレックサMUXに入力される。マルチプレックサM UXにはデータセレクト信号DSELを入力し、データメモリ DATAMEMからの内部データバスDa[127:0]と、DRAMアレイ DRAMARYからの内部データバスDb[127:0]の選択をおこな う。ここではキャッシュヒットなので、内部データバス Da[127:0]が選択される。さらに下位アドレスADD[1:0]= (11)を用いてキャッシュライン中の所望のサブラインDA TA3を選択して外部データバスEDATA[31:0]に出力する。 この場合、サブラインDATA3のAが外部に出力される。

【0019】以上がリードアクセスキャッシュヒットの 動作である。キャッシュヒットの場合、所望のデータが キャッシュメモリCACHEMEMに存在するので、DRAMアレイ 40 DRAMARYにはアクセスがない。したがって、DRAMアレイD RAMARYの全てのバンクはアイドル状態となるので、メモ リコントローラMCTL0~MCTL127によりすべてのバンクの リフレッシュ動作を実行できる。

(2) リードアクセスキャッシュミス

次にリードアクセスキャッシュミスについて説明する。 まず図2(a)のステップS101においてアドレスを比較す る。アドレスが一致した場合ステップS102に進み、アド レスが一致しなかった場合はステップS108に進む。

【0020】アドレスが一致した場合、ステップS102に 50 ーラCACHECTLはキャッシュミスと判定する。

おいてバリッドビットがセットされているか判定する。 ここでアクセス対象のサブラインのバリッドビットがセ ットされておらず所望のデータがない、すなわちキャッ シュミスの時はステップS105に進む。キャッシュメモリ CACHEMEMに所望のデータが存在しないので、そのデータ をDRAMアレイDRAMARYからリードする必要があり、リー ドしたデータはキャッシュメモリCACHEMEMにフェッチオ ンライトする。このとき同一エントリにおいて、バリッ ドビットがセット、かつダーティビットがセットされて いるサブラインのデータはフェッチしない。なぜなら前 記データは最新のデータであり、DRAMアレイDRAMARYか らのデータをフェッチしてしまうと古いデータに置きか えられてしまうためである。その後フェッチしたサブラ インのダーティビットをリセットし(ステップS106)、バ リッドビットをセット(ステップS107)、DRAMアレイDRAM ARYからリードしたデータをリクエストマスタに転送す る(ステップS104)。

10

【0021】アドレスが一致しなかった場合、ステップ S108において参照したキャッシュラインのサブラインが ダーティであるか判定する。このとき前記キャッシュラ インのサブラインが全てダーティでない場合、所望のデ ータをDRAMアレイDRAMARYからリードし、キャッシュメ モリにフェッチオンライトする(ステップS109)。一方、 参照したキャッシュライン内にダーティなサブラインが 存在する時は、データの一貫性維持のためにそのサブラ インのデータをライトバックする(ステップS110)、さ らに所望のデータをDRAMアレイDRAMARYからフェッチオ ンライト(ステップS109)する。その後ステップS111にお いてダーティビットをリセットしバリッドビットをセッ ト(ステップS107)、DRAMアレイDRAMARYからリードした データをリクエストマスタに転送する(ステップS104)。 以上の動作を図1、図3を用いて説明する。はじめにアド レスが一致した場合から説明する。

(2-1)アドレス一致。サブラインデータ無効によるキャ ッシュミスの場合

リードアクセス、キャッシュミスにおいて、アドレスの 比較(ステップS101)までは、前述のリードアクセス、キ ャッシュヒットと同様である。ここで外部アドレスADD [16:0]において、上位アドレスADD[16:10]=(0000100)、 中位アドレスADD[9:2]=(00000001)、下位アドレスADD [1:0]=(11)が入力されたとする。つまり上位アドレス (バンクアドレス)は"4"、エントリは"1"、参照する サブラインアドレスは"3"、サブラインDATA3である。 図3(a)において、エントリ1のタグアドレスTAGは"4" であり、入力された上位アドレスの値と等しい。したが って比較器CMPはアドレス一致信号MATCHをハイにドライ ブする。しかしサブラインDATA3のバリッドビットV3は リセットされている。つまりキャッシュメモリに要求デ ータが存在しないことになるので、キャッシュコントロ

【0022】キャッシュコントローラCACHECTLはリード アクセス、キャッシュミスであることを検知すると、デ ータセレクト信号DSELをロウにドライブし、バンクデコ ーダBANKDECに入力する。上位アドレスADD[16:10]はバ ンクデコーダBANKDECによってデコードされ、メモリリ ードリクエスト信号MRRQ[127:0]をドライブする。ここ では上位アドレスADD[16:10]=(0000100)がデコードされ バンクアドレス"4"が選択される。また、バンクから データをリードする際には中位アドレスADD[9:2]を利用 する。すなわち中位アドレスADD[9:2]のうち、ADD[9:4] 10 はロウアドレス63~0の参照に利用し、ADD[3:2]はカラ ムアドレス3~0の参照に利用する。したがってこの例で はバンク4からロウアドレス0、カラムアドレス1のE、 F、G、Hの128ビットのデータがリードされる。リードさ れたデータは内部データバスDb[127:0]を経由してマル チプレックサMUXに入力される。キャッシュミスの場 合、データセレクト信号DSELはロウにドライブされてい るので内部データバスDb[127:0]が選択され、下位アド レスADD[1:0]=(11)によって所望のデータであるEが外部 データバスEDATA[31:0]に出力される。一方バンク4から 出力されたデータはセレクタSELを経由し、データメモ リDATAMEMに入力される。キャッシュコントローラCACHE CTLはリードアクセスキャッシュミスと判定しているの で、キャッシュライトイネーブル信号CWEをハイにドラ イブし、DRAMアレイDRAMARYからリードしたデータをフ エッチオンライトする。またキャッシュコントローラCA CHECTLは、タグライト信号TWをハイにドライブして、上 位アドレスADD[16:10]をタグメモリTAGMEMにライトす る。ここで前述の通り、ダーティビットがセットされて いるサブラインにはフェッチオンライトしてはならな い。なぜなら、図3(a)においてフェッチオンライトの対 象であるキャッシュライン1には、N、O、Pという最新の データが存在するからである。したがってバンクからリ ードしたE、F、G、HのうちデータF、G、Hはフェッチオ ンライトしない。そのためにキャッシュコントローラCA CHECTLからのキャッシュデータ制御信号CDSIG[3:0]の反 転信号を用い、フェッチオンライトを実行する。キャッ シュコントローラCACHECTLはキャッシュミスと判定した 際、アクセス対象のキャッシュライン中においてバリッ ドビットがセット、かつダーティビットがセット、さら 40 にアドレス一致信号MATCHがハイにドライブされている 場合にキャッシュデータ制御信号CDSIG[3:0]をハイにド ライブする。つまりこの場合キャッシュライン1に対し て、CDSIG[3:0]=(0111)が出力される(もしアドレスが不 一致、すなわちアドレス一致信号MATCHがロウにドライ ブされたならば(0000)を出力する)。したがってフェッ チオンライトの際は、その反転信号(1000)を用いてサブ ラインDATA3のみフェッチオンライトを実行する。以上 がアドレス一致、サブラインデータ無効の場合のリード アクセスキャッシュミスにおける動作である。

(2-2)アドレス不一致によるキャッシュミスの場合 図2(a)のステップS101においてアドレス比較を行った結 果、アドレスが不一致と判定された場合、ステップS108 に進む。

12

【0023】まずダーティビットがセットされたサブラ インがない場合について説明する。例えば外部アドレス ADD[16:0]において、上位アドレスADD[16:10]=(000100 0)、中位アドレスADD[9:2]=(00000010)、下位アドレスA DD[1:0]=(11)が入力されたとする。つまり上位アドレス (バンクアドレス)は"8"、エントリは"2"、参照する サブラインアドレスは"3"、サブラインDATA3である。 図3(a)において、エントリ2のサブラインDATA3~DATA0 にはそれぞれa、b、c、dのデータが保持されている。こ の場合サブラインにダーティなデータはなくキャッシュ ライン全てをフェッチオンライトする(ステップS109)。 エントリ2のタグアドレスTAGは4であり、入力された上 位アドレスとは異なるので比較器CMPはアドレス一致信 号MATCHをロウにドライブする。すなわちキャッシュメ モリにはバンク4のデータが存在するので、キャッシュ コントローラCACHECTLはキャッシュミスと判定し、デー タセレクト信号DSELをロウにドライブする。バンクデコ ーダBANKDECはバンク8を選択し、Q、R、S、Tの128ビッ トのデータがリードされマルチプレックサMUXを通して 所望のデータQが外部バスEDATA[31:0]に出力される。一 方バンク8から出力されたデータはセレクタSELを経由 し、データメモリDATAMEMに入力されフェッチオンライ トが実行される。フェッチ対象となるサブラインを示す キャッシュデータ制御信号CDSIG[3:0]はダーティビット がセットされたデータがないことと、さらにアドレスが 不一致なのでCDSIG[3:0]=(0000)を出力するので、その 反転信号は(1111)となる。したがって全てのサブライン がフェッチオンライトの対象となり、この例では、エン トリ2のキャッシュラインにQ、R、S、Tがフェッチされ る。

【0024】次にダーティなサブラインがある場合につ いて説明する。例えば外部アドレスADD[16:0]におい て、上位アドレスADD[16:10]=(0001000)、中位アドレス ADD[9:2]=(11111111)、下位アドレスADD[1:0]=(11)が入 力されたとする。つまり上位アドレス(バンクアドレス) は"8"、エントリは"255"、参照するサブラインアド レスは"3"、サブラインDATA3である。ここで図3(a)に おいて、エントリ255のタグアドレスTAGは4であり、入 力された上位アドレスとは異なるので比較器CMPはアド レス一致信号MATCHをロウにドライブする。すなわちキ ャッシュメモリにはバンク4のデータが存在するので、 キャッシュコントローラCACHECTLはキャッシュミスと判 定し、データセレクト信号DSELをロウにドライブする。 またエントリ255にはダーティビットがセットされたサ ブラインデータY、Zが存在する。したがってデータのコ 50 ヒーレンシを維持するためこれらのデータをDRAMアレイ

DRAMARYにライトバックする必要がある。そこでキャッ シュコントローラCACHECTLはメモリライトイネーブル信 号MWEをハイにドライブし、キャッシュライトイネーブ ル信号CWEをロウにドライブする。メモリライトイネー ブル信号MWEとタグアドレスバスTADDを経由して出力さ れるタグアドレスTAGは、バンクデコーダBANKDECに入力 されライトバックするバンクを選択する。この場合で は、バンク4がライトバック対象のバンクである。一方 ライトバックするデータは、データメモリDATAMEMから 内部データバスDa[127:0]を経由して出力される。しか しエントリ255のキャッシュライン中には、バリッドビ ットがセットされていない無効なデータが存在するた め、全てのサブラインデータをライトバックすることは データを破壊することになる。そこでキャッシュコント ローラCACHECTLはメモリデータ制御信号MDSIG[3:0]=(00 11)を各メモリコントローラMCTLに入力し、ライトバッ クすべきデータを制御する。すなわちバンク4にはサブ ラインデータY、Zのみをライトバックする。

【0025】次にバンク8からのリードを説明する。ロ ウにドライブされたデータセレクト信号DSELと上位アド 20 レスADD[16:10]によって、バンクデコーダBANKDECはバ ンク8を選択し、I、J、K、Lの128ビットのデータがリー ドされマルチプレックサMUXを通して所望のデータIが外 部バスEDATA[31:0]に出力される。ここでリードが発生 したバンクには、メモリデータ制御信号MDSIG[3:0]を全 てハイにして入力するよう制御する。このような制御 は、セレクタ等を使って簡単に実現できるので特に図示 していない。一方バンク8から出力されたデータはセレ クタSELを経由し、データメモリDATAMEMに入力されフェ ッチオンライトが実行される。アドレスが不一致なので キャッシュデータ信号CDSIGはCDSIG[3:0]=(0000)を出力 し、その反転信号は(1111)となる。したがって全てのサ ブラインがフェッチオンライトの対象となり、この例で は、エントリ255のキャッシュラインにI、J、K、Lがフ ェッチされる。

【0026】以上がリードアクセスキャッシュミスの動作である。キャッシュミスの場合、所望のデータがキャッシュメモリCACHEMEMに存在しないので、DRAMアレイDR AMARYにアクセスが発生する。上記の例では、バンク4とバンク8にリードもしくはライトアクセスが生じる。したがってバンク4とバンク8以外の全てのバンクはメモリコントローラMCTLによってリフレッシュが可能である。またバンク4およびバンク8のリフレッシュは、それぞれのバンクにアクセスがないアイドル状態になった時に実行すればよい。さらに外部アクセスとリフレッシュ動作が同時に発生した場合は、メモリコントローラMCTLによって外部アクセスを優先的に処理し、バンクがアイドル状態になった際、あらためてリフレッシュを実行する(詳細は後述する)。

(3) ライトアクセスキャッシュヒット

図2(b)において、RFDRAMにライトアクセスが要求された 場合、リードアクセス時と同様にキャッシュメモリCACH EMEMのタグアドレスTAGと、外部から入力されたアドレ スとの比較を行う(S201)。比較したアドレスが一致した 場合、ライトアクセスではサブラインのバリッドビット の状態にかかわらずキャッシュヒットと判定される。次 にステップS202においてサブラインがバリッドであるか 判定し、バリッドであるならばそのサブラインのダーテ ィビットをセットし(ステップS203)、キャッシュメモリ CACHEMEMにライトを実行する。一方ステップS202におい て、サブラインのバリッドビットがセットされていない 場合は、そのサブラインのバリッドビットをセット(ス テップS205) した後、同様にダーティビットをセット(S2 03)、キャッシュメモリCACHEMEMにライト(S204)を実行 する。以上のライトアクセスキャッシュヒットの動作を 図1及び図3で詳細に説明する。

14

【0027】外部からライトアクセス要求があった場 合、外部アドレスバスEADDR[16:0]からアドレスが入力 され、外部データバスEDATA[31:0]からライトデータが 入力される。またアドレスストローブ信号ADS#はロウに ドライブされ、ライトイネーブル信号WE#はロウにドラ イブされる。キャッシュコントローラCACHECTLはアドレ スストローブ信号ADS#、ライトイネーブル信号WE#から ライトアクセス要求があったことを検知すると、リード アクセス時と同様に外部から入力された上位アドレスAD D[16:10]とタグメモリTAGMEMのタグアドレスTAGの比較 を行う。ここで外部アドレスADD[16:0]において、上位 アドレスADD[16:10]=(0000100)、中位アドレスADD[9:2] =(00000000)、下位アドレスADD[1:0]=(11)が入力された とする。つまり上位アドレス(バンクアドレス)は" 4"、エントリは"0"、参照するサブラインアドレス は"3"、サブラインDATA3である。図3(a)において、エ ントリ0のタグアドレスTAGは"4"であり、入力された 上位アドレスの値と等しい。したがって比較器CMPはア ドレス一致信号MATCHをハイにドライブする。キャッシ ュコントローラCACHECTLは、ライトアクセス時にアドレ ス一致信号MATCHがハイにドライブされたことからキャ ッシュヒットと判定し、キャッシュライトイネーブル信 号CWEをハイにドライブする。一方外部から入力された 40 データは入出力バッファI/O BUFFERを経由してデマルチ プレックサDMUXに入力される。ここで下位アドレスADD [1:0]によって外部入力データeは、128ビットのデータ バス内の適切な位置に配置される。さらにライトイネー ブル信号WE#がロウにドライブされ、セレクタSELに入力 されるので、外部からの入力データバスが選択され、デ ータメモリDATAMEMにデータがライトされる。ここでは 入力データeが、エントリ0のサブラインDATA3にライト され、データが変更されたのでダーティビットD3をセッ トする。一方、キャッシュコントローラCACHECTLはタグ 50 ライト信号TWをハイにドライブし、上位アドレスADD[1

16

6:10]をタグメモリTAGMEMにライトする。

【0028】またバリッドビットがセットされていない 場合、例えば外部アドレスADD[16:0]において、上位ア ドレスADD[16:10]=(0000100)、中位アドレスADD[9:2]= (00000001)、下位アドレスADD[1:0]=(11)が入力された とする。このときエントリ1のサブラインDATA3は、図3 (a)においてバリッドがセットされていない。この場合 はバリッドビットV3、ダーティビットD3をセットし、外 部入力データeをサブラインDATA3にライトする。

【0029】以上がライトアクセスキャッシュヒットの 動作である。リードアクセス時と同様に、キャッシュヒ ットの場合、所望のデータはキャッシュメモリCACHEMEM にライトされる。したがってDRAMアレイDRAMARYの全て のバンクはアイドル状態となるので、メモリコントロー ラMCTLO~MCTL127によりすべてのバンクのリフレッシュ 動作を実行できる。

(4) ライトアクセスキャッシュミス

次にライトアクセスキャッシュミスについて説明する。 図2(b)のステップS201においてアドレス比較を行った結 果、アドレスが不一致と判定された場合ステップS206に 進む。次にアクセス対象のエントリの中にダーティなサ ブラインがあるか判定を行う(S206)。もしダーティビッ トがセットされたサブラインが存在しなければ、外部か ら入力されたデータをライトする、所望のサブラインの バリッドビット、ダーティビットをセットする(S207、S 208)。さらにライト対象外のサブラインについてはデー タの無効化のために、バリッドビットをリセットする。 このように制御してキャッシュメモリCACHEMEMにライト する。一方ステップS206において、ダーティビットがセ ットされたサブラインが存在するならば、そのデータは 30 DRAMアレイDRAMARYにライトバックする必要がある(S20) 8)。その後、ステップS207に進み同様にキャッシュライ トを実行する。

【0030】以上の動作を図1、図3を用いて説明する。 まずステップS206において、ダーティビットがセットさ れたサブラインがない場合から説明する。アドレス比較 はライトアクセスキャッシュヒットと同様なので省略す る。ここで外部アドレスADD[16:0]において、上位アド レスADD[16:10]=(0001000)、中位アドレスADD[9:2]=(00 000010)、下位アドレスADD[1:0]=(11)が入力され、外部 40 データバスEDATA[31:0]からデータeが入力されたとす る。つまり上位アドレス(バンクアドレス)は"8"、エ ントリは"2"、参照するサブラインアドレスは"3"、 サブラインDATA3である。図3(a)では、アクセス対象の エントリ"2"のデータは、a、b、c、dである。つまり データの変更がなく、サブラインすべてのダーティビッ トがリセットされている状態である。エントリ2のタグ アドレスTAGは4であり、入力された上位アドレスとは異 なるので比較器CMPはアドレス一致信号MATCHをロウにド ライブし、キャッシュコントローラCACHECTLはキャッシ 50

ュミスと判定する。その後キャッシュコントローラCACH ECTLはキャッシュライトイネーブル信号CWEをハイにド ライブし、外部から入力されたデータeをエントリ2のサ ブラインDATA3にライトする。次にサブラインDATA3のバ リッドビットV3とダーティビットD3をセットし、他のサ ブラインのバリッドビットとダーティビットはリセット しデータを無効化する。またタグライト信号TWをハイに ドライブし、上位アドレスADD[16:10]をタグメモリTAGM EMにライトする。以上のように制御することで、ライト アクセスキャッシュミスの場合にも、アクセス対象のエ ントリの中にダーティビットがセットされているサブラ インが存在しなければ、ライトバックによるDRAMアレイ DRAMARYに対するアクセスが発生することはない。すな わち全てのバンクはアイドル状態なのでリフレッシュ動 作を実行でき、外部アクセスが遅延されることはない。 【0031】次にステップS206において、ダーティビッ トがセットされたサブラインがある場合について説明す る。例えば同様に、外部アドレスADD[16:0]において、 上位アドレスADD[16:10]=(0001000)、中位アドレスADD [9:2]=(00000001)、下位アドレスADD[1:0]=(11)が入力 され、外部データバスEDATA[31:0]からデータeが入力さ れたとする。つまり上位アドレス(バンクアドレス)は" 8"、エントリは"1"、参照するサブラインアドレス は"3"、サブラインDATA3である。エントリ1のタグア ドレスTAGは4であり、アドレス不一致なので、キャッシ ュコントローラCACHECTLはタグライト信号TWをハイにド ライブし、上位アドレスADD[16:10]をタグメモリTAGMEM にライトする。またキャッシュライトイネーブル信号CW Eをハイにドライブし、外部から入力されたデータeをエ ントリ1のサブラインDATA3にライトする。このときエン トリ1のサブラインデータはダーティビットがセットさ れたN、O、Pを含んでいるので、これらのデータをバン ク4にライトバックする必要がある。ここでリードアク セスキャッシュミスと同様に注意しなければならないの は、サブラインDATA3をライトバックしてはならない。 なぜならこのデータは無効であり、ライトバックするこ とで本来のデータを破壊してしまうからである。したが ってキャッシュコントローラCACHECTLは、メモリデータ 制御信号MDSIG[3:0]から(0111)を出力しそれらの信号を

【0032】以上のように制御することで、アクセス対 象のエントリにダーティビットがセットされたサブライ ンが存在した場合には、DRAMアレイDRAMARYにライトバ ックによるアクセスが発生する。上記の場合は、バンク 4にライトバックが発生する。しかしその他のバンクは アクセスのないアイドル状態なのでリフレッシュが実行 できる。またバンク4のリフレッシュ動作は、バンク4が アイドル状態になった際に行えばよい。もちろんライト

メモリコントローラMCTLに入力する。このように、サブ

ラインDATA3以外のデータをライトバックするように制

御する。

バック動作とリフレッシュ動作が同時に発生した場合 は、ライトバック動作を優先的に処理し、その後アクセ スのないアイドル状態の時にリフレッシュ動作を実行で きる。

【0033】次に、図4、図5を用いてメモリアクセスと リフレッシュ動作の具体的な処理方法を説明する。図4 の(a)は図1に用いたメモリコントローラの実施例であ り、アクセスアービタACCESS ARBITER、メモリシーケン サMEMORY SEQUENCER、リフレッシュカウンタRFCNT、リ フレッシュアドレスカウンタRFADDCNT、マルチプレック サMUXから構成される。図4の例ではメモリバンクBANK4 のメモリコントローラMCTL4を示してある。メモリバン クBANK 4はロウデコーダROWDEC、カラムデコーダCOLDE C、センスアンプSA、マルチプレックサMUX、メモリアレ イMEMARYからなる。ADDLはアドレスラッチである。また 図4の(b)はアクセスアービタACCESS ARBITERの実施例で ある。図5はバンクにアクセス要求があった際のメモリ アクセスとリフレッシュ動作を示すタイミングチャート である。

【0034】まず図3、図4を用いて、ライトアクセスキ 20 ャッシュミスを例に説明する。外部アドレスADD[16:0] において、上位アドレスADD[16:10]=(0001000)、中位ア ドレスADD[9:2]=(00000001)、下位アドレスADD[1:0]=(1 1)が入力されたとする。図3では、キャッシュメモリの エントリ1のタグアドレスTAGは4、サブラインDATA2~DA TAOのデータN、O、Pはダーティビットがセットされてい るのでメモリバンクBANK4にライトバックする必要があ る。したがってメモリバンクBANK4に対してメモリライ トリクエスト信号MWRQ[4]をハイにドライブしライトバ ックを実行する。アクセスアービタACCESS ARBITERはメ モリライトリクエスト信号MWRQ[4]を検知すると、外部 アクセスリクエスト信号EREQ#をロウにドライブしてメ モリシーケンサMEMORY SEQUENCERに入力する。アクセス アービタACCESS ARBITERの構成は特に限定されないが、 例えば図4(b)のように2入力のNOR、NAND回路を用いて実 現できる。メモリシーケンサMEMORY SEQUENCERは外部ア クセスリクエスト信号EREQ#によるアクセス要求を受け ると、メモリアレイMEMARYの動作を制御するためにロウ アドレスストローブ信号RAS#、カラムアドレスストロー ブ信号CAS#、バンクライトイネーブル信号BWE#を発生す 40 る。これらのアレイ制御信号は、一般的な非同期式のDR AMコントローラと同様に発生すればよいことはいうまで もない。アクセスアービタACCESS ARBITERは、アクセス セレクタ信号ASELをハイにドライブしマルチプレックサ MUXに入力する。この場合、マルチプレックサMUXによっ て外部入力アドレスであるADD[9:2]が選択され、アドレ スラッチADDLを経由しロウデコーダROWDEC、カラムデコ ーダCOLDECに入力される。またライトバックするデータ つまりこの場合ではN、O、Pのデータは、メモリデータ 制御信号MDSIG[3:0]を用いてメモリバンクBANK4にライ

トバックされる。以上のように、メモリバンクBANK4に 対してリフレッシュ要求がなく、ライトバックアクセス だけを実行する場合、外部アクセスはメモリコントロー ラMCTL4によって直ちに処理することができる。

18

【0035】次に、バンクに対するライトバックアクセ スと、同一バンクに対するリフレッシュ動作が衝突した 場合について説明する。リフレッシュ動作は、リフレッ シュ信号RFが各メモリコントローラMCTLに入力されるこ とで実行される。ここで特に図には示していないが、リ フレッシュ信号RFはリフレッシュタイマによって、一定 期間毎に発生させればよい。リフレッシュカウンタRFCN Tはリフレッシュ信号RFが入力されると、内蔵カウンタ を1つインクリメントしリフレッシュリクエスト信号RFR Qをハイにドライブして、アクセスアービタACCESS ARBI TERに入力する。ここでバンクに対してアクセス要求が なくリフレッシュが実行された場合は、アクセスアービ タACCESS ARBITERはリフレッシュアクノリッジ信号RFAC K#をロウにドライブし、リフレッシュカウンタRFCNTの 内蔵カウンタを1つデクリメントする。ハイにドライブ されていたリフレッシュリクエスト信号RFRQは、内蔵カ ウンタの値(未処理のリフレッシュ数)が0になると、ロ ウにネゲートされる。逆に、内蔵カウンタの値が0以 外、つまり未処理のリフレッシュが存在するならば、リ フレッシュカウンタRFCNTはリフレッシュリクエスト信 号RFRQをハイの状態に維持して、リフレッシュ要求を継 続する。リフレッシュカウンタRFCNTの構成は特に限定 はしないが、例えば米国特許6,028,804号に記載される ものと同様のアップダウンカウンタを用いて実現すれば よい。

【0036】具体的にライトアクセスキャッシュミスと リフレッシュが同時に起こった場合で説明する。メモリ バンクBANK4に対するライトバックアクセスと同時にリ フレッシュ信号RFが発生した場合、メモリライトリクエ スト信号MWRQ[4]と、リフレッシュリクエスト信号RFRQ がハイにドライブされアクセスアービタACCESS ARBITER に入力される。このときアクセスアービタACCESS ARBIT ERによって外部アクセス要求信号EREQ#はロウにドライ ブされ、アクセスセレクタ信号ASELはハイにドライブさ れる。またリフレッシュ制御信号RFSIG#とリフレッシュ アクノリッジ信号RFACK#はハイにドライブされる。した がって、ライトバックアクセスが優先的に処理される。 リフレッシュアクノリッジ信号RFACK#はハイにドライブ されているので、内蔵カウンタの値はデクリメントされ ず0にならない。すなわち、リフレッシュリクエスト信 号RFRQは、ハイにドライブされた状態を維持して、リフ レッシュ要求を継続する。

【0037】この未処理のリフレッシュ要求は、メモリ バンクBANK4に対する外部アクセス要求がないアイドル 状態の時に実行する。アクセスアービタACCESS ARBITER 50 はリフレッシュリクエスト信号RFRQがハイの状態を受

け、リフレッシュ制御信号RFSIG#をロウにドライブし、外部アクセス要求信号EREQ#をハイにドライブし、アクセスセレクタ信号ASELをロウにドライブする。このときマルチプレックサMUXによってリフレッシュアドレスRFADD[5:0]が選択され、メモリバンクBANK4のリフレッシュ動作が実行される。さらにアクセスアービタACCESS ARBITERによって、ロウにドライブされたリフレッシュアクノリッジ信号RFACK#がリフレッシュカウンタRFCNTに入力され、リフレッシュカウンタRFCNTの値をデクリメントすることでリフレッシュ要求が完了する。

【0038】以上のように制御することで、リフレッシュ動作によって外部アクセスが遅延されることのない使い勝手のよいメモリが実現できる。

【0039】また本実施例における連続ライトアクセスキャッシュミスの場合のアクセスパターンを図5のタイミングチャートを用いて説明する。

【0040】本発明の実施例のようにキャッシュライン をサブライン化し、それぞれにバリッドビットとダーテ ィビットを設置した場合には、ライトアクセスキャッシ ュミス時にバリッドビットを無効化してキャッシュライ 20 ン内のデータの一貫性を維持する。図5において、#1の タイミングでは、バンク8へのライトアクセスと、バン ク4へのリフレッシュ動作が同時に発生した場合を示し ている。このときアクセス対象のエントリにはバンク4 のデータが存在し、ダーティビットがセットされている ので、ライトアクセスキャッシュミスとなる。したがっ てバンク4へはライトバックアクセスが発生し、MWRQ[4] がハイにドライブされメモリコントローラMCTL4に入力 される。メモリコントローラMCTL4は、ライトバックア クセスを優先的に処理し、バンク4におけるリフレッシ ュ動作は延期され、リフレッシュリクエスト信号RFRQは ハイの状態を維持する。次の#2のタイミングで同一エン トリへのライトアクセスが発生したとする。このときア クセス対象のエントリにはバンク8のデータが、ダーテ ィビットがセットの状態で存在するので、連続してライ トアクセスキャッシュミスとなる。したがって、バンク 8ヘライトバックアクセスが発生する。ここで、本方式 ではライトアクセス時にアクセス対象外のサブラインを 無効化するので、従来行っていたバンク4からのフェッ チ動作を必要としない。したがって、#2におけるライト 40 アクセスキャッシュミス時には、メモリバンクBANK4へ のリードアクセス要求が起こらないので、バンク4はア クセスのないアイドル状態となり、リフレッシュ動作が 可能となる。リフレッシュ動作が実行されるので、リフ レッシュアクノリッジ信号RFACK#はロウにドライブさ れ、リフレッシュカウンタRFCNTの内蔵カウンタがデク リメントされてリフレッシュリクエスト信号RFRQがネゲ ートされる。

【0041】以上の説明から分かるとおり、本実施例のような構成をとることで、リフレッシュ動作によって外 50

部アクセスが遅延されることのない使い勝手のよいメモリが実現できる。またリードアクセス、ライトアクセスともにキャッシュのヒット判定からデータの入出力までを1クロック内で実行することで、本実施のメモリは外部から一般的なSRAMのようにアクセスすることができる。

20

【0042】また、本実施例によれば、従来の手法では リフレッシュ隠蔽ができなかった、キャッシュラインの データ幅と外部データバス幅が異なる構成においても、 10 少量のハードウェアの追加でリフレッシュ動作を隠蔽す ることができる。すなわち、キャッシュラインを分割し た数の分だけ、データ管理用バリッドビットやダーティ ビットを追加するのみで良い。またこの際DRAM部分のワ ード線やビット線の構成に変更はないので、キャッシュ ミス時のDRAMからの読み出し、書込み速度の低下の問題 もない。

【0043】以上の本実施例によると、データ部が複数 のサブラインDATA3~DATA0を有し、また、複数のサブラ インDATA3~DATA0のそれぞれに対応するバリッドビット V3~V0とダーティビットD3~D0を有する構成とすること によりキャッシュミスによってアクセスが発生するバン ク以外のバンクは、各バンクのメモリコントローラでリ フレッシュ動作が実行できるため、リフレッシュを隠蔽 することが可能となる。ここで、バリッドビット又はダ ーティビットの数は、複数のサブラインの数と同じとす ること、または、内部データバスのデータ幅をA、サブ ラインの数をN、外部データバスのデータ幅をBとした場 合、A=N・Bを満たすようにすると使い勝手がよい。一 方、リフレッシュ動作とバンクへのアクセス要求が同時 に発生した場合には外部アクセスを優先的に処理し、リ フレッシュ動作はバンクにアクセス要求がないアイドル 状態になった際に実行するようにメモリコントローラで 制御することで、外部アクセスがリフレッシュ動作によ って遅延されることのない使い勝手のよいメモリが実現

【0044】以上、実施例に基づき具体的に説明してきたが、本実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更が可能である。例えば、IB ANK分のキャッシュメモリの例で示したが、その容量は特に限定されない。IBANK以上の容量で構成されてもよい。またキャッシュメモリのラインサイズ、エントリ数等も特に限定されない。サブラインのデータ幅や外部データバス幅、サブラインの分割数も特に限定されないし、それらの関係も本願の要旨を逸脱しない範囲で変更が可能である。さらに、DRAMアレイDRAMARYの構成も特に限定しない。またキャッシュメモリCACHEMEMのメモリセル構造も特に限定しない。ポリ抵抗あるいはTFTを用いたSRAMメモリセル、または4つのトランジスタもしくは6つのトランジスタを用いたCMOS SRAMメモリセルでもよい。またDRAMアレイDRAMARYのメモリセルも特に限

定しない。キャパシタを用いた1トランジスタセルある いは1トランジスタプレーナ型メモリセル、2トランジス タ型メモリセル、3トランジスタ型メモリセルでもよい ことはいうまでもない。

【0045】またアプリケーションによっては、外部ア クセスを遅延させてもよい場合、すわなちリフレッシュ 隠蔽を必要としない場合もあるが、その場合にも本実施 のメモリが適用できることはいうまでもない。

74

<実施例2>図6は、本発明のRFDRAMにおける第2の実施 例である。本実施例のキャッシュメモリは、ダイレクト 10 マップ方式により制御される。実施例1との主な違い は、外部データバスEDATA[127:0]と内部データバスDa[1 27:0]、Db[127:0]が等しいことである。つまり、DRAMア レイDRAMARYの入出力されるデータ幅、キャッシュライ ンのデータ幅及び外部データバスEDATA[127:0]のデータ 福を等してする。上記の構成とすることにより、キャッ シュラインをサブラインに分割する必要がないので、タ グメモリTAGMEMを構成するバリッドビットとダーティビ ットは1ビットずつでよい。またデータ管理の最小単位 がキャッシュラインのデータ幅と等しくなるので、キャ 20 ッシュデータ制御信号CDSIG[3:0]、メモリデータ制御信 号MDSIG[3:0]は省略できる。またマルチプレックサMUX に入力するデータセレクト信号DSELの代わりに、アドレ ス一致信号MATCHを使用している。

【0046】次に実施例2におけるメモリ動作を説明す る。基本的な動作は実施例1と同様なので、詳細は省略 し、ここではリードアクセスキャッシュミスと、ライト アクセスキャッシュミスを説明する。

【0047】リードアクセスキャッシュミス外部入力ア ドレスの上位アドレスADD[16:10]と、アクセス対象のタ グアドレスTAGの値が異なった場合、もしくはバリッド ビットがリセットされていた場合はキャッシュコントロ ーラCACHECTLがキャッシュミスと判定する。ここで、ア クセス対象のエントリのダーティビットがリセットされ ている場合は、DRAMアレイDRAMARYに対してリードアク セスを実行して所望のデータを外部データバスEDATA[12] 7:0]に出力する。またアクセス対象のエントリに対し て、フェッチオンライトを実行する。

【0048】次にダーティビットがセットされている場 合は、データの一貫性維持のためライトバック動作を行 40 う。さらにDRAMアレイDRAMARYに対してリードアクセス を実行し、所望のデータを出力し、さらにそのデータは アクセス対象のエントリにフェッチオンライトする。

【0049】以上の動作がリードアクセスキャッシュミ スである。本実施例では、キャッシュラインがサブライ ン化されていないので、ライトバックすべきキャッシュ ラインデータを判別する必要はない。同様にフェッチオ ンライトの際にも、フェッチすべきキャッシュラインデ ータを判別する必要はない。またリードアクセスキャッ

イトバック対象であるバンク以外のすべてのバンクは、 アクセスのないアイドル状態なのでリフレッシュ動作が 実行できる。もちろんそれらの外部アクセスと、リフレ ッシュ動作が同時に発生した場合は、図4に示したよう なメモリコントローラを用いることで外部アクセスを優 先的に処理し、その後リフレッシュ動作を実行すればよ いことはいうまでもない。

【0050】ライトアクセスキャッシュミス比較器CMP において上位アドレスADD[16:10]とタグアドレスTAGの アドレス比較を行った結果、アドレスが不一致の場合は キャッシュミスと判定される。ここでアクセス対象のエ ントリのダーティビットがリセットされている場合は、 外部入力データをデータメモリDATAMEMにライトし、バ リッドビットおよびダーティビットをセットする。キャ ッシュラインデータ幅がデータ管理の最小単位であるの で、キャッシュミス時にDRAMアレイDRAMARYからのフェ ッチオンライトは必要ない。したがってダーティビット がリセットの場合にはすべてのバンクがアイドル状態に なるので、リフレッシュ動作が実行できる。

【0051】次にアクセス対象のダーティビットがセッ トされている場合は、データが変更されているのでデー ター貫性維持のためにライトバックする必要がある。こ のときキャッシュコントローラCACHECTLは外部入力デー タをデータメモリDATAMEMにライトし、バリッドビット およびダーティビットをセットする。外部データバスED ATA[127:0]とキャッシュラインのデータ幅が等しいの で、DRAMアレイDRAMARYからのリードおよびフェッチオ ンライトは必要ない。したがってライトバックが発生す るバンク以外のバンクは、アクセスのないアイドル状態 になるのでリフレッシュ動作が実行できる。またライト バック対象のバンクは、その後アイドル状態になった際 にリフレッシュ動作を行えばよいことはいうまでもな い。さらにリフレッシュ動作とライトバックアクセスが 同時に発生した場合も、図4に示したようなメモリコン トローラを用いることで外部アクセスを優先的に処理 し、その後リフレッシュ動作を実行すればよいことはい うまでもない。また本実施例におけるタイミングチャー トは図5と同様なのでここでは省略する。

【0052】以上の説明から分かる通り、本実施例にお いては、ライトアクセスキャッシュミス時にDRAMアレイ DRAMARYからフェッチオンライトのためのリードアクセ スは必要ない。したがってDRAMアレイDRAMARYにおい て、同一バンクへの連続アクセスが回避される。よって 本実施例においては、ある一つのバンクに対して必ずア イドル状態が存在しうるので、リフレッシュ動作が実行 でき、外部アクセスが遅延されることのない使い勝手の よいメモリが実現できる。

【0053】また、本実施例によれば、複数のメモリバ ンクのデータ幅、キャッシュラインのデータ幅及び外部 シュミスにおいて、リードアクセス対象のバンクと、ラ 50 データバス幅を等しいデータサイズにするだけでよいの

で、容易にリフレッシュを隠蔽したメモリが実現でき る。

【0054】以上の実施例ではクロックCLKやアドレス ストローブ信号ADS#、ライトイネーブル信号WE#等の制 御信号の一部は省略してあるが、図を見やすくするため の処置であって上記で説明したような制御を実現するよ うに適所に入力すればよいことはいうまでもない。その 他、各制御信号のタイミングやメモリコントローラMCTL も実施例1と同様に制御することで、図5のような動作が 実現できることはいうまでもない。さらに本実施例にお 10 いて、実施例1と同様にキャッシュメモリの容量やライ ンサイズ、エントリ数も特に限定されない。もちろんDR AMアレイDRAMARYの容量や、バンク数も本実施例の構成 に限定されるものではない。<実施例3>図7は、本発明 のRFDRAMにおける第3の実施例である。実施例1および実 施例2との主な違いは、キャッシュメモリCACHEMEMが複 数のタグメモリTAGMEMa及び、タグメモリTAGMEMbと、 複数のデータメモリDATAMEMa及び、データメモリDATAME Mbから構成される点である。またキャッシュメモリの制 御方法としてセットアソシアティブ方式を用いており、 キャッシュヒットの判定方法が異なる。さらにライトバ ッファWBUFFER、ライトバックバッファWBB、ヒットウェ イ信号HITWAY、ウェイセレクタ信号WAYSEL、ライトタグ アドレスバスWTADD等が設けられている。

【0055】一方、キャッシュラインをサブライン化す る必要がないので、キャッシュデータ制御信号CDSIG[3: 0]、メモリデータ制御信号MDSIG[3:0]が必要ないのは、 実施例2と同様である。また、データ管理のためのバリ ッドビットとダーティビットはキャッシュライン毎に1 ビットずつしかない点も実施例2と同じである。

【0056】本実施例の基本的な動作は、実施例1およ び実施例2と同様なので、ここではライトアクセスキャ ッシュミスを例に説明し、その他は省略する。

【0057】ライトアクセスキャッシュミス本実施例で は、キャッシュメモリCACHEMEMは複数のウェイからな り、図7では2ウェイセットアソシアティブの例を示し、 各ウェイは1バンク分の容量を有している。ウェイaは、 タグメモリTAGMEMaとデータメモリDATAMEMaから構成さ れ、ウェイbはタグメモリTAGMEMbとデータメモリDATAME Mbから構成され、それぞれのウェイで比較器CMPを有す る。外部アドレスバスEADDR[16:0]からアドレスが入力 され、参照されたエントリのタグアドレスと比較器CMP で比較される。それぞれの比較器CMPは、参照されたタ グアドレスTAGと外部入力アドレスを比較し、前記アド レスが一致した場合、アドレス一致信号MATCHa、もしく はアドレス一致信号MATCHbをハイにドライブしキャッシ ュコントローラCACHECTLに入力する。ここでは、いずれ のウェイにも所望のデータがなくアドレス不一致、すな わちキャッシュミスと判定されたとする。この場合、ど ちらかのウェイに存在するデータを置換する必要がある 50 で、リフレッシュ動作は延期される。次に#2のタイミン

が、そのアルゴリズムには、例えばLRU(Least Recently Used)アルゴリズムを利用すればよい。

24

【0058】置換対象となったキャッシュラインのダー ティビットがセットされていない場合は、外部入力デー タを所望のウェイのキャッシュラインにライトする。こ のときキャッシュライン内のデーター貫性を維持するた めに、DRAMアレイDRAMARYからリードしたデータを外部 入力データとともにライトバッファWBUFFERに入力す る。キャッシュコントローラCACHECTLはウェイセレクタ 信号WAYSELとしてウェイaが置き換え対象であることを 表す"O"を出力し、セレクタSELに入力する。このよ うに制御することで、ライトバッファWBUFFERに入力さ れた外部入力データとDRAMアレイDRAMARYからフェッチ データは、セレクタSELを経由してウェイaに入力され、 所望のキャッシュラインにライトされる。またキャッシ ュコントローラCACHECTLはタグライト信号TWaをハイに ドライブして、上位アドレスADD[16:10]をタグメモリTA GMEMaにライトする。

【0059】次に置換対象となったエントリのダーティ ビットがセットされている場合は、前記エントリのデー タをライトバックする必要がある。すなわちキャッシュ コントローラCACHECTLはウェイaのキャッシュラインデ ータをデータメモリDATAMEMaからリードして、ライトバ ックバッファWBBに入力する。このとき、置換対象とな ったバンクアドレスは、ライトタグアドレスバスWTADD を経由し、バンクデコーダBANKDECに入力され、バンク アドレスがデコードされる。ライトバックバッファWBB には、ウェイセレクト信号WAYSELのウェイaが置き換え 対象であることを表す"0"が入力され、データメモリ 30 DATAMEMaからのデータが、DRAMアレイDRAMARYにライト バックされる。以上のように制御してライトバックを行 う。外部入力データとフェッチデータのライト動作は前 述の通りである。

【0060】以上がライトアクセスキャッシュミスの動 作である。本実施例では、キャッシュミス時にDRAMアレ イDRAMARYからのフェッチオンライト動作が必要となる が、複数のウェイを持つことで、バンクに対する連続ア クセスは回避される。

【0061】図8に本実施例の動作を示すタイミングチ ャートの一例を示し、外部アクセスとリフレッシュ動作 の説明をする。図8において、#1のタイミングでは、ラ イトアクセスが発生し、二つのウェイのいずれにも所望 のデータがなくキャッシュミスが発生していることを示 している。さらに#1のタイミングでバンク4にリフレッ シュ要求が発生している。この場合、置換対象のウェイ のキャッシュラインデータがダーティなので、バンク4 にはライトバックアクセスが発生し、バンク8にはフェ ッチオンライトのためのリードアクセスが発生する。し たがってバンクへのアクセスが優先的に処理されるの

グで、ライトアクセスが発生している。同様にアクセス 対象のエントリには、所望のデータがなくキャッシュミ スが発生し、バンク4に対してフェッチオンライトのた めのリードアクセスが発生する。このときバンク8には ライトバックアクセスは発生しない。なぜなら、バンク 8のデータがあるウェイaは、直前に置換されているの で、#2ではもう一つのウェイbが置換対象になるためで ある。したがって、#1のタイミング同様、バンク4のリ ードアクセスが優先的に処理され、リフレッシュは延期 される。次に#3のタイミングでライトアクセスが発生し 10 たとする。このときのバンク8のデータはすでにキャッ シュメモリに存在するため、ヒットと判定される。した がってDRAMアレイDRAMARYへのアクセスは発生しない。 もちろん#3でのライトアクセスのバンクアドレスが8以 外の場合は、バンク8へのライトバックアクセスが発生 するが、バンク4にはアクセスが発生しないのでリフレ ッシュ動作が実行できる。

【0062】以上の説明の通り、本実施例のように複数 のタグメモリとデータメモリを有するセットアソシアテ ィブ方式でキャッシュメモリを制御することで、同一バ 20 ンクへの連続アクセスが回避される。よって本実施例に おいては、ある一つのバンクに対して必ずアイドル状態 が存在しうるので、リフレッシュ動作が実行でき、外部 アクセスがリフレッシュ動作によって遅延されることの ない使い勝手のよいメモリが実現できる。

【0063】なお、本実施例によれば、キャッシュライ ンのデータ幅と外部データバス幅が異なる構成において も、リフレッシュが隠蔽できる。

【0064】また、以上の実施例では、クロックCLKや アドレスストローブ信号ADS#、ライトイネーブル信号WE 30 #等の制御信号の一部は省略してあるが、図を見やすく するための処置であって上記で説明したような制御を実 現するように適所に入力すればよいことはいうまでもな い。その他、各制御信号のタイミングやメモリコントロ ーラMCTLも実施例1と同様に制御することで、図8のよう な動作が実現できることはいうまでもない。さらに本実 施例において、キャッシュメモリの容量やラインサイ ズ、エントリ数、ウェイ数も特に限定されない。もちろ んDRAMアレイDRAMARYの容量や、バンク数も本実施例の 構成に限定されるものではない。

【0065】さらに上記実施例ではキャッシュラインを 分割しない例を示したが、実施例1のようにキャッシュ ラインを分割してサブライン化し、キャッシュメモリの 制御をセットアソシアティブ方式にしてもよい。例え ば、メモリバンクBANKOのデータ幅をA、キャッシ ュラインの分割数をN、外部データバス幅をCとした場 合に、A=N・Cとなるように構成することができる。 また外部データバス幅Aとキャッシュラインのデータ幅 Bを等しくして、セットアソシアティブ方式でキャッシ によって外部アクセスが遅延されることのないように制 御するのであれば、それぞれの方式の一部あるいは全部 を選択して構成することにより、さまざまな構成が実現 できることはいうまでもない。

【0066】以上の実施例1~3では、いずれもキャッ シュメモリのライト制御として、ライトバック方式の例 を示したが、キャッシュメモリとDRAMアレイの両方にデ ータを書きこむように本メモリを実現しても良い。この 場合、キャッシュヒット時にもDRAMアレイへのライトア クセスが発生し、リフレッシュ動作と競合する時がある が、その場合、例えばキャッシュメモリのみに、データ をライトするように、キャッシュコントローラによって 制御すれば良い。変更されたキャッシュメモリのデータ は、キャッシュミス時に改めてライトバックすれば良 い。なお外部データをDRAMアレイにライトするような制 御や、外部アクセス発生時にDRAMアレイへのリフレッシ ュ動作の有無を検出するように、本メモリを制御する必 要があるが、通常の回路技術を用いて簡単に変更できる 範囲なので、ここでは説明を省略する。

【0067】なお、実施例1~3において、キャッシュ メモリ部分を複数のバンクをもつDRAMと、その1バンク 分の容量に等しいSRAMキャッシュメモリに置きかえる2 重構造にして、面積の低減を図るなどの変形も可能であ る。また上記では、DRAMとSRAMキャッシュメモリを組み 合わせた例を説明したが、本発明はこれに限らず、DRAM 部分をリフレッシュ不要な他のメモリセルに、SRAM部分 をリフレッシュ不要な他のメモリセルに置き換えても、 リフレッシュが隠蔽されたメモリが実現できる。

【0068】さらに、実施例1~3におけるRFDRAMは、 他の演算回路とRFDRAMを一つの半導体チップ上に形成し た場合にも適用できる。その場合において、外部データ バスEDATA[31:0]とは、他の演算回路とRFDRAMを接続す るデータバスを示し、外部アクセスとは同一半導体チッ プに形成された他の演算回路からのアクセスのことを示 す。また、本実施例のRFDRAMと他の演算回路等を異なる 半導体チップに形成してもよいことは言うまでもない。 この場合は、外部データバスとは、RFDRAMにデータを入 出力するためのバスを指す。例えば、コンピュータシス テムにおいては、CPUとRFDRAMを接続するバスを指 40 す。

【0069】以上の実施例による作用効果の主なものは 以下の通りである。

(1) キャッシュラインをサブラインに分割し、それぞ れのサブラインにデータ管理ビットである、バリッドビ ットとダーティビットを設けることで、ライトアクセス キャッシュミス時に、アクセス対象外のサブラインを無 効化するよう制御でき、また、DRAMアレイからのフェッ チ動作を不要とできるためDRAMアレイにアクセスのない アイドル状態を形成できる。このアイドル状態のとき ュメモリを制御してもよい。その他、リフレッシュ動作 50 に、メモリコントローラによってリフレッシュ動作を実 行することで、外部アクセスがDRAMアレイのリフレッシュ動作によって遅延されることのない使い勝手のよいメモリが実現できる。

- (2)外部データバス幅と、キャッシュラインのデータ幅を等しいサイズとすることで、DRAMアレイからのフェッチ動作を不要とできアクセスのないアイドル状態を形成できる。すなわち外部アクセスがDRAMアレイのリフレッシュ動作によって遅延されることのない使い勝手のよいメモリが実現できる。
- (3)キャッシュメモリの制御をセットアソシアティブ 10 方式で制御することで、外部アクセスがDRAMアレイのリフレッシュ動作によって遅延されることのない使い勝手のよいメモリが実現できる。
- (4)メモリセルにDRAMと少量のSRAMを用いることで、 6トランジスタSRAMに比べてチップ面積の小さいメモリ が実現できる。

[0070]

【発明の効果】本発明の主な効果によると、リフレッシュ動作によって外部アクセスが遅延されることのない使い勝手のよいメモリが実現できる。すなわちリフレッシ 20ュが隠蔽されたSRAM互換性を有するメモリを実現できる。

【図面の簡単な説明】

【図1】本発明の実施例を示す図である。

【図2】本発明のリフレッシュフリーダイナミックメモリの動作を示すフローチャートである。

【図3】図1の実施例におけるキャッシュメモリを示す一 実施例である。

【図4】図1の実施例におけるメモリコントローラを示す 一実施例である。

【図5】本発明のリフレッシュフリーダイナミックメモリによって従来の問題が解決されたことを示す動作波形の一例を示す図である。

【図6】リフレッシュを隠蔽したリフレッシュフリーダイナミックメモリの第二の実施例を示す図である。


【図7】リフレッシュを隠蔽したリフレッシュフリーダイナミックメモリの第三の実施例を示す図である。


【図8】図7のセットアソシアティブキャッシュメモリを 用いた、リフレッシュフリーダイナミックメモリによっ て従来の問題が解決されたことを示す動作波形の一例を 示す図である。


28

【符号の説明】


RFDRAM……リフレッシュフリーダイナミックメモリ、TA GMEM、TAGMEMa、TAGMEMb……タグメモリ、DATAMEM、DAT AMEMa、DATAMEMb……データメモリ、TAG……タグアドレ ス、V3~V0……バリッドビット、D3~D0……ダーティビ ット、DATA3~DATAO……サブライン、TADD、TADDa、TAD Db······タグアドレスバス、TW、TWa、TWb······タグライト 信号、V[3:0]……バリッドビットバス、D[3:0]……ダー ティビットバス、CWE、CWEa、CWEb……キャッシュライ トイネーブル信号、WTADD……ライトタグアドレスバ ス、CDSIG[3:0]……キャッシュデータ制御信号、MDSIG [3:0] ······メモリデータ制御信号、CACHECTL ·····・キャッ シュコントローラ、MATCH、MATCHa、MATCHb……アドレ ス一致信号、MWE……メモリライトイネーブル信号、DSE L……データセレクト信号、SEL……セレクタ、Da[127: 0]およびDb[127:0]······内部データバス、CMP······比較 器、MUX……マルチプレックサ、BANK DEC……バンクデ コーダ、MCTL127~MCTL0……メモリコントローラ、BANK 127~BANKO……メモリバンク、DRAMARY……ダイナミッ クメモリアレイ、DMUX……デマルチプレックサ、I/O BU FFER······入出力バッファ、ADDL······アドレスラッチ、AD D[16:0]およびEADDR[16:0]……入力アドレス、EDATA[3] 1:0] ······ 入出力データ、CLK······クロック、ADS#······ア ドレスストローブ信号、WE#……ライトイネーブル信 号、RF……リフレッシュ信号、RFRQ……リフレッシュリ クエスト信号、RFACK#……リフレッシュアクノリッジ信 号、RFADD[5:0]……リフレッシュアドレス、RFCNT…… リフレッシュカウンタ、RFADDCNT……リフレッシュアド レスカウンタ、ACCESS ARBITER……アクセスアービタ、 ASEL……アクセスセレクタ、EREQ#……外部アクセス要 求信号、RFSIG#……リフレッシュ制御信号、MEMORY SEQ UENCER……メモリシーケンサ、RAS#……ロウアドレスス トローブ信号、CAS#……カラムアドレスストローブ信 号、BWE#……バンクライトイネーブル信号、ROWDEC…… ロウデコーダ、COLDEC……カラムデコーダ、SA&MUX…… センスアンプおよびマルチプレックサ、MEMARY……メモ リアレイ。







【図7】



フロントページの続き

(51) Int. Cl. ⁷

識別記号

G 1 1 C 11/41

G 1 1 C 11/34

FΙ

テーマコード(参考)

3 7 1 Z

(72)発明者 渡部 隆夫

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Fターム(参考) 5B005 JJ11 MM01 MM05 NN12 NN43

NN46 PP03 SS12 UU15 UU24

5B015 HH01 HH03 JJ21 JJ31 KB09

KB36 KB92 PP01 PP07

5M024 AA50 AA70 BB22 BB26 BB30

BB35 BB36 BB39 BB40 DD20

EE05 EE15 JJ05 JJ20 JJ22

KK22 KK32 LL01 PP01 PP02

PP07 PP10